{"id":180,"date":"2026-06-15T07:28:30","date_gmt":"2026-06-15T07:28:30","guid":{"rendered":"https:\/\/dor-en-ip.de\/?page_id=180"},"modified":"2026-06-23T06:22:53","modified_gmt":"2026-06-23T06:22:53","slug":"halbleiter-ki-hardware-quanten-rechenzentrum","status":"publish","type":"page","link":"https:\/\/dor-en-ip.de\/en\/halbleiter-ki-hardware-quanten-rechenzentrum\/","title":{"rendered":"Semiconductors, AI Hardware, Quantum & Data Centres"},"content":{"rendered":"
\n
<\/div>\n<\/div>\n\n\n\n
\n
\n
\n
\n

Technologien f\u00fcr effiziente Chips, KI-Systeme und Hochleistungsrechenzentren<\/h3>\n\n\n\n

Dieser Cluster b\u00fcndelt Schutzanmeldungen aus Halbleitertechnik, KI-Hardware, Quantencomputing, EUV-Lithographie, Chiplet-Integration und Rechenzentrumstechnologie.<\/p>\n\n\n\n

Die Anmeldungen adressieren zentrale Herausforderungen moderner digitaler Infrastruktur: steigenden Energiebedarf, thermische Belastung, Miniaturisierung, Prozesssicherheit, Datenverarbeitung mit hoher Geschwindigkeit und zuverl\u00e4ssige Systemintegration. Damit richtet sich der Cluster an Halbleiterhersteller, Chipdesign-Unternehmen, KI-Hardware-Anbieter, Rechenzentrumsbetreiber, EUV-Technologieunternehmen, Quantencomputing-Entwickler und strategische Lizenznehmer.<\/p>\n\n\n\n

<\/div>\n<\/div>\n<\/div>\n\n\n\n
\n
\"\"<\/span>
\n
<\/div>\n<\/div><\/div>\n<\/div>\n<\/div>\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 10-14<\/mark><\/span><\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Reinigungssystem und -Verfahren f\u00fcr EUV-Lithografiemasken unter Verwendung einer frequenzmodulierten Aerosol-Nebeldusche<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims <\/strong>21 Patentanspr\u00fcche.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Erfindung betrifft ein Reinigungssystem und ein Verfahren zur schonenden Entfernung von Verunreinigungen auf empfindlichen EUV-Lithografiemasken. Solche Masken sind zentrale Komponenten der modernen Halbleiterfertigung und m\u00fcssen besonders zuverl\u00e4ssig gereinigt werden, ohne ihre empfindlichen Funktionsschichten zu besch\u00e4digen.<\/p>\n\n\n\n

Der allgemeine L\u00f6sungsansatz basiert auf einem fein verteilten Aerosol-Nebelstrahl, dessen Einwirkung gezielt moduliert wird. Dadurch sollen anhaftende Partikel effizienter gel\u00f6st werden, ohne die Maskenoberfl\u00e4che unn\u00f6tig mechanisch oder chemisch zu belasten. Eine angepasste Steuerung kann die Reinigungswirkung situationsabh\u00e4ngig unterst\u00fctzen und eine besonders schonende Behandlung erm\u00f6glichen.<\/p>\n\n\n\n

Der Nutzen liegt in einer h\u00f6heren Prozesssicherheit, einer verbesserten Maskenreinheit und einer Reduzierung reinigungsbedingter Besch\u00e4digungsrisiken. Die Technologie ist insbesondere f\u00fcr anspruchsvolle Produktionsumgebungen geeignet, in denen h\u00f6chste Oberfl\u00e4chenqualit\u00e4t und geringe Defektraten entscheidend sind.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 10-1<\/mark><\/span>8<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Photonischer Interposer zur Kopplung von Chiplets und Verfahren zu dessen Herstellung<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims <\/strong>8 Patentanspr\u00fcche.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Erfindung betrifft einen photonischen Interposer zur Verbindung mehrerer Chiplets in modernen Hochleistungs- und KI-Rechensystemen. Hintergrund ist der steigende Bedarf an schneller, energieeffizienter und skalierbarer Daten\u00fcbertragung zwischen spezialisierten Halbleiterbausteinen, bei der rein elektrische Verbindungen zunehmend an technische Grenzen sto\u00dfen.<\/p>\n\n\n\n

Der allgemeine L\u00f6sungsansatz besteht darin, elektrische und optische Kommunikationswege in einer gemeinsamen Interposer-Struktur zu kombinieren. Dadurch k\u00f6nnen Chiplets nicht nur elektrisch, sondern auch optisch miteinander verbunden werden. Die Technologie zielt darauf ab, Daten\u00fcbertragung mit hoher Bandbreite, geringeren Verlusten und besserer Skalierbarkeit innerhalb heterogener Halbleitersysteme zu erm\u00f6glichen.<\/p>\n\n\n\n

Nutzen liegen in einer verbesserten Systemleistung, reduzierter Energieaufnahme und h\u00f6herer Integrationsdichte f\u00fcr anspruchsvolle Anwendungen wie KI-Hardware, Hochleistungsrechner, Chiplet-Architekturen, Rechenzentren und zuk\u00fcnftige photonisch-elektrische Halbleitersysteme.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 10-1<\/mark><\/span>9<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Vorrichtung und Verfahren zur K\u00fchlung eines dreidimensional integrierten Schaltungspackages mittels integrierter Mikrokan\u00e4le<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims <\/strong>12 Patent claims.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Erfindung betrifft eine K\u00fchll\u00f6sung f\u00fcr hochintegrierte, dreidimensionale Schaltungspackages, bei denen durch gestapelte Chipebenen hohe W\u00e4rmelasten und schwer zug\u00e4ngliche Hotspots entstehen. Herk\u00f6mmliche K\u00fchlkonzepte sto\u00dfen bei solchen Bauteilen an Grenzen, da innere Schichten nur eingeschr\u00e4nkt erreicht werden.<\/p>\n\n\n\n

Der allgemeine L\u00f6sungsansatz besteht darin, K\u00fchlstrukturen direkt in mehrere aktive Ebenen des Packages zu integrieren und einen gezielten Fl\u00fcssigkeitsfluss durch das Bauteil zu erm\u00f6glichen. Dadurch kann W\u00e4rme dort abgef\u00fchrt werden, wo sie im Betrieb besonders kritisch entsteht, ohne auf rein externe K\u00fchlfl\u00e4chen angewiesen zu sein.<\/p>\n\n\n\n

Der Nutzen liegt in einer verbesserten thermischen Stabilit\u00e4t, h\u00f6herer Leistungsdichte, kompakteren Bauweise und gesteigerter Betriebssicherheit moderner Hochleistungselektronik. Relevante Einsatzbereiche sind insbesondere leistungsstarke Prozessoren, KI-Beschleuniger, Grafikprozessoren, Rechenzentrums-Hardware und weitere kompakte Halbleiterkomponenten mit hoher Verlustleistung.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 10-<\/mark><\/span>26<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

2D-Material-Transistor mit Graphen\/MoS\u2082-Gate-Stack<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims <\/strong>10 Patentanspr\u00fcche.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Patentanmeldung betrifft einen Feldeffekttransistor auf Basis zweidimensionaler Materialien. Ziel ist es, zentrale Leistungsmerkmale moderner Transistoren zu verbessern, insbesondere die elektrische Steuerbarkeit, die Betriebssicherheit und die Eignung f\u00fcr neuartige elektronische Anwendungen. Der allgemeine L\u00f6sungsansatz besteht in einem speziell aufgebauten Gate-Stack, der leitf\u00e4hige und halbleitende 2D-Materialien funktional kombiniert, um eine effizientere Feldsteuerung und eine stabilere Betriebscharakteristik zu erm\u00f6glichen.<\/p>\n\n\n\n

Der Nutzen liegt in energieeffizienteren, kompakteren und potenziell flexiblen bzw. transparenten elektronischen Bauelementen. Dadurch kann die Technologie f\u00fcr zuk\u00fcnftige Nanoelektronik, flexible Elektronik, Sensorik, transparente Schaltungen sowie hochintegrierte elektronische Systeme von Interesse sein. Die Anmeldung adressiert damit einen technologischen Bereich, der f\u00fcr miniaturisierte, leistungsarme und neuartige Halbleiterbauelemente relevant ist, ohne auf klassische Material- und Strukturkonzepte beschr\u00e4nkt zu sein.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 10-<\/mark><\/span>27<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Mehrstufiges Helium-3\/Helium-4-Verd\u00fcnnungsk\u00fchlsystem mit supraleitender Abschirmung zur K\u00fchlung von Quantenprozessoren<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims <\/strong>13 Patentanspr\u00fcche.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Erfindung betrifft ein K\u00fchlsystem f\u00fcr Quantenprozessoren, das eine besonders stabile Tieftemperaturumgebung mit zus\u00e4tzlicher Abschirmung gegen st\u00f6rende \u00e4u\u00dfere Einfl\u00fcsse bereitstellen soll. Hintergrund ist der hohe Bedarf an zuverl\u00e4ssigen Betriebsbedingungen f\u00fcr empfindliche Quantenhardware, bei der thermische, elektromagnetische und mechanische St\u00f6rungen die Leistungsf\u00e4higkeit und Stabilit\u00e4t beeintr\u00e4chtigen k\u00f6nnen.<\/p>\n\n\n\n

Der allgemeine L\u00f6sungsansatz kombiniert eine mehrstufige Verd\u00fcnnungsk\u00fchlung mit einer supraleitenden Abschirmumgebung und einer geregelten Betriebsf\u00fchrung. Dadurch soll der Quantenprozessor in einer gesch\u00fctzten, vibrationsarmen und thermisch stabilisierten Umgebung betrieben werden k\u00f6nnen. Der m\u00f6gliche Nutzen liegt in einer verbesserten Betriebszuverl\u00e4ssigkeit, h\u00f6heren Prozessstabilit\u00e4t und besseren Skalierbarkeit f\u00fcr anspruchsvolle Quantenrechner-Architekturen.<\/p>\n\n\n\n

Relevante Einsatzbereiche liegen insbesondere in der Quantencomputertechnik, kryogener Elektronik, Forschungslaboren, Hochleistungsrechenzentren und industriellen Plattformen f\u00fcr supraleitende Quantenprozessoren.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 10-<\/mark><\/span>28<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Neuromorphe Rechenarchitektur mit Crossbar-Struktur auf Basis von Phasenwechselmaterialien (PCM) und integrierter Speicher-, Logik- und Lernfunktion<\/mark><\/em><\/strong><\/a><\/p>\n<\/div>\n\n\n\n

Number of patent claims <\/strong>13 Patentanspr\u00fcche.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Patentanmeldung betrifft eine neuromorphe Rechenarchitektur f\u00fcr energieeffiziente KI- und Datenverarbeitungssysteme. Das technische Problem liegt in der Trennung von Speicher und Verarbeitung in klassischen Rechnerstrukturen, die zu Energieverlusten, Verz\u00f6gerungen und begrenzter Skalierbarkeit f\u00fchren kann. Der allgemeine L\u00f6sungsansatz besteht darin, Speicher-, Rechen- und Lernfunktionen n\u00e4her zusammenzuf\u00fchren und innerhalb einer kompakten Hardwarearchitektur nutzbar zu machen. <\/p>\n\n\n\n

Dadurch k\u00f6nnen Daten dort verarbeitet werden, wo sie gespeichert sind, wodurch sich Rechenwege verk\u00fcrzen und der Energiebedarf reduziert werden kann. Die Technologie ist insbesondere f\u00fcr k\u00fcnftige KI-Hardware, sensornahe Auswertung, Edge-Computing, autonome Systeme und hochintegrierte Rechenplattformen relevant. <\/p>\n\n\n\n

Zus\u00e4tzlich adressiert die Anmeldung Stabilit\u00e4t, Anpassungsf\u00e4higkeit und Skalierbarkeit solcher neuromorphen Systeme, ohne auf klassische Prozessor-Speicher-Trennungen angewiesen zu sein.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 10-<\/mark><\/span>30<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Adaptive Regelung der Versorgungsspannung eines integrierten Schaltkreises mittels maschinellen Lernens<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims <\/strong>7 Patentanspr\u00fcche.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Erfindung betrifft eine adaptive Versorgungsspannungsregelung f\u00fcr integrierte Schaltkreise. Ziel ist es, die Energieeffizienz, Stabilit\u00e4t und Zuverl\u00e4ssigkeit von Halbleiterchips unter wechselnden Betriebsbedingungen zu verbessern. Statt auf starre Tabellen oder einmalige Kalibrierungen zu setzen, nutzt der Ansatz eine chipnahe, lernf\u00e4hige Regelung, die Betriebszust\u00e4nde auswertet und die Versorgungsspannung dynamisch anpasst.<\/p>\n\n\n\n

Der allgemeine L\u00f6sungsansatz besteht in einem selbstoptimierenden Regelkreis, der R\u00fcckmeldungen aus dem laufenden Betrieb ber\u00fccksichtigt und dadurch auf Ver\u00e4nderungen wie Lastwechsel, Alterungseffekte oder Umgebungsbedingungen reagieren kann. Dadurch kann der Energieverbrauch reduziert werden, ohne die Funktionssicherheit des Schaltkreises zu beeintr\u00e4chtigen.<\/p>\n\n\n\n

Der Nutzen liegt insbesondere in effizienteren, robusteren und leistungsf\u00e4higeren Chips f\u00fcr moderne Rechen-, KI-, Steuerungs- und Hochleistungsanwendungen, bei denen Energieverbrauch, thermische Belastung und Betriebssicherheit eine zentrale Rolle spielen.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 11-<\/mark><\/span>19<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

ALD-Barriereschicht f\u00fcr Kupfer-
Durchkontaktierungen mit ringf\u00f6rmigen Injektoren
und pr\u00e4ziser Temperaturf\u00fchrung<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims<\/strong> 15 Patent claims.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Erfindung betrifft eine L\u00f6sung zur Herstellung gleichm\u00e4\u00dfiger Barriereschichten in Kupfer-Durchkontaktierungen moderner Halbleiterbauelemente. Technische Herausforderung ist es, auch in sehr feinen und tiefen Strukturen eine zuverl\u00e4ssige, dichte und haftfeste Schutzschicht zu erzeugen, die eine unerw\u00fcnschte Materialdiffusion verhindert. Der allgemeine L\u00f6sungsansatz kombiniert eine verbesserte Prozessgaszuf\u00fchrung mit einer pr\u00e4zise gef\u00fchrten thermischen Prozessumgebung, um eine gleichm\u00e4\u00dfigere Beschichtung \u00fcber die gesamte Substratfl\u00e4che zu erm\u00f6glichen. <\/p>\n\n\n\n

Dadurch k\u00f6nnen Prozessstabilit\u00e4t, Reproduzierbarkeit und Schichtqualit\u00e4t verbessert sowie Material- und Energieeinsatz reduziert werden. <\/p>\n\n\n\n

Die Technologie eignet sich insbesondere f\u00fcr anspruchsvolle Anwendungen in der Mikro- und Nanostrukturierung, bei Hochleistungs-Halbleitern, integrierten Schaltungen und modernen Verbindungsstrukturen.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 11-<\/mark><\/span>20<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

On-Chip-KI-Beschleuniger mit ReRAM-Speicher und
laufzeitadaptiver Kalibrier-\/Pr\u00e4zisionsregelung f\u00fcr In-
\/Near-Memory-Inferenz<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims<\/strong> 44 Patentanspr\u00fcche.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Erfindung betrifft einen integrierten KI-Beschleuniger f\u00fcr energie- und latenzoptimierte Inferenzaufgaben direkt im oder nahe am Speicher. Hintergrund ist der hohe Aufwand klassischer KI-Hardware durch Datenbewegungen zwischen Speicher und Recheneinheiten sowie durch Genauigkeitsverluste bei analogen Speicher-Rechen-Strukturen. Der allgemeine L\u00f6sungsansatz kombiniert ReRAM-basierte In-\/Near-Memory-Verarbeitung mit einer adaptiven Kalibrierung und Pr\u00e4zisionssteuerung w\u00e4hrend des Betriebs. Dadurch k\u00f6nnen Rechenoperationen n\u00e4her an den gespeicherten Modellparametern ausgef\u00fchrt und betriebsbedingte Abweichungen besser ausgeglichen werden. Die L\u00f6sung zielt darauf ab, Energiebedarf, Rechenlatenz und Fl\u00e4chenaufwand zu reduzieren, w\u00e4hrend Genauigkeit, Verf\u00fcgbarkeit und Betriebssicherheit verbessert werden. <\/p>\n\n\n\n

Einsatzbereiche liegen insbesondere bei KI-Inferenz in integrierten Schaltungen, Edge-Ger\u00e4ten, lokal arbeitenden KI-Systemen, spezialisierten Beschleunigern, datenschutzsensitiven Anwendungen sowie energieeffizienter KI-Hardware f\u00fcr moderne Rechen- und Kommunikationssysteme.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 11-<\/mark><\/span>21<\/strong><\/h3>\n\n\n\n

Immersionsk\u00fchlung mit automatischer Entgasungseinheit<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

\n
\n

Number of patent claims<\/strong> 21 Patentanspr\u00fcche.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Erfindung betrifft ein Immersionsk\u00fchlsystem f\u00fcr elektrische und elektronische Hochleistungsbaugruppen, bei dem unerw\u00fcnschte Gasanteile im K\u00fchlmedium automatisch reduziert werden. In solchen K\u00fchlsystemen k\u00f6nnen freie Blasen und gel\u00f6ste Gase die W\u00e4rme\u00fcbertragung verschlechtern, Messwerte verf\u00e4lschen, Pumpen belasten und die Betriebssicherheit beeintr\u00e4chtigen.<\/p>\n\n\n\n

Der allgemeine L\u00f6sungsansatz besteht in einer kompakten, modular integrierbaren Entgasungseinheit, die verschiedene Formen von Gas im K\u00fchlmedium erfasst und kontrolliert entfernt. Eine automatisierte Regelung passt den Betrieb an wechselnde Last- und Betriebszust\u00e4nde an und unterst\u00fctzt dadurch stabile, kavitationsarme und energieeffiziente K\u00fchlbedingungen.<\/p>\n\n\n\n

Der Nutzen liegt in h\u00f6herer thermischer Stabilit\u00e4t, verbesserter Anlagenzuverl\u00e4ssigkeit, reduziertem Wartungsrisiko und besserer Betriebssicherheit bei leistungsintensiven Anwendungen. Relevante Einsatzbereiche sind insbesondere Immersionsk\u00fchlungen f\u00fcr Rechenzentrumshardware, Leistungselektronik, Umrichter und Batteriesysteme.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 11-<\/mark><\/span>22<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Rack-Level-Gleichspannungsverteilung f\u00fcr Rechenzentren mit verlustoptimierter Sammelschienenarchitektur<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims<\/strong> 25 Patent claims.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Erfindung betrifft eine energieeffiziente Gleichspannungsverteilung auf Rack-Ebene f\u00fcr moderne Rechenzentren. Ziel ist es, Wandlungs- und Leitungsverluste, Verkabelungsaufwand sowie thermische Belastungen innerhalb eines Serverracks zu reduzieren. Der L\u00f6sungsansatz sieht eine rackinterne Gleichspannungs-Sammelschienenarchitektur mit modularen Abgriff- und Wandlereinheiten vor, die IT-Lasten bedarfsgerecht versorgen. Erg\u00e4nzend erfasst ein Sensorsystem elektrische und thermische Betriebszust\u00e4nde, sodass eine zentrale Rack-Steuerung die Energieverteilung verlustorientiert anpassen und kritische Betriebszust\u00e4nde fr\u00fchzeitig erkennen kann.<\/p>\n\n\n\n

Der Nutzen liegt in h\u00f6herer Energieeffizienz, verbesserter Betriebssicherheit, vereinfachter Wartung, modularer Erweiterbarkeit und besserer Integration in \u00fcbergeordnete Rechenzentrums-Managementsysteme. Die L\u00f6sung eignet sich insbesondere f\u00fcr leistungsdichte, skalierbare und zukunftsorientierte Rechenzentrumsinfrastrukturen, bei denen Effizienz, Verf\u00fcgbarkeit und \u00dcberwachbarkeit der Energieversorgung eine zentrale Rolle spielen.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 11-<\/mark><\/span>23<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Serverrack mit zweiphasigem Verdampfungs-K\u00fchlsystem, integrierter F\u00fcllstands- und Druckregelung<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims<\/strong> 31 Patentanspr\u00fcche.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Patentanmeldung betrifft ein Serverrack f\u00fcr leistungsstarke IT-Systeme, bei dem die Abw\u00e4rme elektronischer Baugruppen \u00fcber ein integriertes zweiphasiges Verdampfungs-K\u00fchlsystem abgef\u00fchrt wird. Ziel ist es, hohe W\u00e4rmelasten in modernen Rechenzentren effizient, betriebssicher und servicefreundlich zu beherrschen.<\/p>\n\n\n\n

Der allgemeine L\u00f6sungsansatz kombiniert einen geschlossenen K\u00fchlkreislauf im Rack mit einer integrierten \u00dcberwachung von F\u00fcllzustand und Betriebsdruck. Dadurch kann das System den K\u00fchlbetrieb an wechselnde Lastsituationen anpassen, kritische Zust\u00e4nde fr\u00fchzeitig erkennen und den Betrieb bei Service- oder St\u00f6rf\u00e4llen kontrolliert fortf\u00fchren. Vorgesehen ist au\u00dferdem eine Anbindung an ein \u00fcbergeordnetes Rechenzentrums-Managementsystem, um Betriebsdaten, Warnmeldungen und Serviceanforderungen bereitzustellen.<\/p>\n\n\n\n

Der Nutzen liegt in h\u00f6herer Energieeffizienz, verbesserter thermischer Sicherheit, reduzierten Ausfallrisiken und einer erleichterten Wartung von High-Density-IT-Installationen. Relevante Einsatzbereiche sind insbesondere Serverracks f\u00fcr KI-Rechenzentren, Hochleistungsrechner, Cloud-Infrastrukturen und andere leistungsdichte IT-Umgebungen.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 11-<\/mark><\/span>24<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Kryo-K\u00fchlung f\u00fcr Hochleistungsrechner mit Helium-Zyklen \u2013 Mehrstufiger Helium-Gaskreislauf f\u00fcr HPC-Systeme<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims<\/strong> 26 Patentanspr\u00fcche.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Erfindung betrifft ein modulares K\u00fchlsystem f\u00fcr Hochleistungsrechner und Rechenzentren, das auf einen geschlossenen, mehrstufigen Helium-Gaskreislauf ausgelegt ist. Ziel ist es, die steigende Verlustw\u00e4rme moderner CPU-, GPU-, Speicher- und Interconnect-Komponenten effizienter abzuf\u00fchren und h\u00f6here Leistungsdichten in Serverracks zu erm\u00f6glichen.<\/p>\n\n\n\n

Der allgemeine L\u00f6sungsansatz sieht eine abgestufte K\u00fchlung unterschiedlicher IT-Komponenten vor, wobei verschiedene Temperaturniveaus bedarfsgerecht bereitgestellt und in bestehende Rechenzentrumsinfrastrukturen eingebunden werden k\u00f6nnen. Das System ist modular f\u00fcr einzelne Racks oder Rack-Gruppen konzipiert und kann mit Betriebs- und Telemetriedaten des Rechenzentrums gekoppelt werden, um K\u00fchlleistung, Energiebedarf und Betriebssicherheit besser aufeinander abzustimmen.<\/p>\n\n\n\n

Der Nutzen liegt in einer verbesserten Energieeffizienz, h\u00f6heren Rechenleistungsdichte, stabileren Betriebsbedingungen und einer besseren Skalierbarkeit f\u00fcr zuk\u00fcnftige Hochleistungsrechner. Relevante Einsatzbereiche sind insbesondere HPC-Rechenzentren, KI-Trainingscluster, GPU-basierte Serverinfrastrukturen und hybride Rechenarchitekturen mit besonders hohen thermischen Anforderungen.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 11-<\/mark><\/span>25<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

MEMS-Sensoren f\u00fcr In-Situ-Prozess\u00fcberwachung in EUV-Lithographieanlagen<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims<\/strong> 36 patent claims.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Patentanmeldung betrifft eine EUV-Lithographieanlage mit integrierter MEMS-Sensorik zur laufenden \u00dcberwachung wesentlicher Prozesszust\u00e4nde innerhalb der Anlage. Ziel ist es, kritische Prozessabweichungen fr\u00fcher zu erkennen, die Stabilit\u00e4t der Belichtung zu verbessern und ungeplante Stillst\u00e4nde durch zustandsorientierte Wartung zu reduzieren.<\/p>\n\n\n\n

Der allgemeine L\u00f6sungsansatz besteht darin, kompakte Sensorelemente dauerhaft oder nachr\u00fcstbar in relevante Anlagenbereiche zu integrieren und daraus Prozessinformationen f\u00fcr \u00dcberwachung, Auswertung und Regelung abzuleiten. Dadurch k\u00f6nnen lokale Ver\u00e4nderungen im Anlagenbetrieb erfasst, Prozessschwankungen besser bewertet und Wartungsentscheidungen datenbasiert unterst\u00fctzt werden.<\/p>\n\n\n\n

Der Nutzen liegt insbesondere in einer h\u00f6heren Prozesssicherheit, verbesserter Fertigungsqualit\u00e4t, reduzierter Anlagenvariabilit\u00e4t und einer besseren Verf\u00fcgbarkeit kostenintensiver EUV-Systeme. Relevante Einsatzbereiche sind hochpr\u00e4zise Halbleiterfertigung, EUV-Lithographie, Anlagen\u00fcberwachung, Prozessdiagnostik, Predictive Maintenance und die Nachr\u00fcstung bestehender Hochtechnologie-Fertigungsanlagen.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 11-<\/mark><\/span>26<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Fehlerkorrektur-Architektur f\u00fcr supraleitende Quantenprozessoren mit hexagonalen Zellen und zentralen X-\/Z-Korrektur-Qubits<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims<\/strong> 20 Patentanspr\u00fcche.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Erfindung betrifft eine Architektur zur Fehlerkorrektur in supraleitenden Quantenprozessoren. Quantenprozessoren sind besonders empfindlich gegen\u00fcber St\u00f6rungen, was die zuverl\u00e4ssige Ausf\u00fchrung komplexer Quantenberechnungen erschwert. Die Anmeldung beschreibt einen strukturierten Aufbau, bei dem physikalische Qubits in wiederholbaren Zellstrukturen organisiert und Fehlerinformationen lokal erfasst werden. Durch die r\u00e4umlich geordnete Trennung verschiedener Korrekturfunktionen soll eine besser skalierbare, \u00fcbersichtlichere und st\u00f6rungs\u00e4rmere Fehlerkorrektur erm\u00f6glicht werden.<\/p>\n\n\n\n

Der allgemeine L\u00f6sungsansatz zielt darauf ab, die Hardware-Topologie, Auslesestruktur und Fehlerauswertung so aufeinander abzustimmen, dass lokale Fehler schneller erkannt und Korrekturma\u00dfnahmen effizienter eingeleitet werden k\u00f6nnen. Der m\u00f6gliche Nutzen liegt in einer verbesserten Stabilit\u00e4t, geringeren Komplexit\u00e4t bei der Signalf\u00fchrung und einer besseren Grundlage f\u00fcr gr\u00f6\u00dfere, fehlerkorrigierte Quantenprozessoren. Relevante Einsatzbereiche sind Quantencomputer, supraleitende Prozessorplattformen, kryogene Steuerungssysteme und Anwendungen der fehlerkorrigierten Quanteninformationsverarbeitung.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 11-<\/mark><\/span>27<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Layoutbasierte und feedbackgeregelte Laser-Annealing-Anlage zur lokalen Optimierung von Gate-Dielektrika in Halbleiterbauelementen<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims<\/strong> 28 claims.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Patentanmeldung betrifft eine Anlage und ein Verfahren zur gezielten lokalen Nachbehandlung von Gate-Dielektrika in modernen Halbleiterbauelementen. Das technische Problem liegt darin, empfindliche Transistorstrukturen zu optimieren, ohne den gesamten Wafer einer unn\u00f6tig hohen thermischen Belastung auszusetzen. Der allgemeine L\u00f6sungsansatz kombiniert eine layoutbezogene Prozessf\u00fchrung mit einer laufenden messtechnischen R\u00fcckmeldung w\u00e4hrend der Behandlung. Dadurch k\u00f6nnen lokale Unterschiede innerhalb komplexer Chipstrukturen ber\u00fccksichtigt und die Eigenschaften der Gate-Isolationsschichten reproduzierbarer eingestellt werden.<\/p>\n\n\n\n

Der Nutzen liegt in einer verbesserten Gleichm\u00e4\u00dfigkeit, geringeren Leckstr\u00f6men, h\u00f6herer elektrischer Zuverl\u00e4ssigkeit und einer besseren Prozesskontrolle bei fortgeschrittenen Halbleitertechnologien. Die Erfindung ist insbesondere f\u00fcr Anwendungen relevant, bei denen hohe Bauelementdichte, empfindliche Materialsysteme und enge Fertigungstoleranzen zusammenkommen, etwa bei Logikchips, Leistungshalbleitern, Hochfrequenzbauelementen und hochintegrierten Transistorarchitekturen.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 11-<\/mark><\/span>28<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Chiplet-Standardschnittstelle mit heterogener Timing-Abstraktion und EDA-gest\u00fctzter Zertifizierung<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims<\/strong> 17 patent applications.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Erfindung betrifft eine standardisierte Schnittstellen- und Systemarchitektur f\u00fcr Chiplet-basierte Halbleitersysteme. Sie adressiert das Problem, dass Chiplets unterschiedlicher Hersteller, Technologien und Entwicklungsumgebungen bislang nur eingeschr\u00e4nkt zuverl\u00e4ssig, sicher und planbar in einem gemeinsamen Package kombiniert werden k\u00f6nnen.<\/p>\n\n\n\n

Der allgemeine L\u00f6sungsansatz besteht in einer einheitlichen Chiplet-Schnittstelle, die technische Eigenschaften \u00fcber maschinenlesbare Beschreibungen verf\u00fcgbar macht, Timing-Unterschiede abstrahiert und die Konsistenz zwischen Entwurfsdaten und real eingesetzten Chiplets \u00fcberpr\u00fcfbar macht. Erg\u00e4nzend sind Sicherheits-, Authentifikations-, Telemetrie- und Zertifizierungsfunktionen vorgesehen, um nur passende und gepr\u00fcfte Komponenten in den aktiven Betrieb einzubinden.<\/p>\n\n\n\n

Der Nutzen liegt in einer vereinfachten hersteller\u00fcbergreifenden Integration, h\u00f6herer Systemsicherheit, besserer Testbarkeit und reduzierten Entwicklungsrisiken bei komplexen Multi-Chiplet-Systemen. Relevante Einsatzbereiche sind insbesondere leistungsf\u00e4hige Halbleiter-Packages, KI-Beschleuniger, Server-Prozessoren, Automotive-SoCs, industrielle Steuerungen und vernetzte Elektroniksysteme.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 11-<\/mark><\/span>29<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Hochpr\u00e4zisions-Vakuumpumpe f\u00fcr Ultrahochvakuum mit vollst\u00e4ndig au\u00dfenliegendem Lagersystem und EUV-geeignetem Low-Vibration-Betrieb<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims<\/strong> 31 Patentanspr\u00fcche.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Patentanmeldung betrifft eine Hochpr\u00e4zisions-Vakuumpumpe f\u00fcr besonders anspruchsvolle Hoch- und Ultrahochvakuum-Anwendungen. In sensiblen Anlagen k\u00f6nnen Partikel, Ausgasungen, Schwingungen und magnetische Einfl\u00fcsse die Prozessstabilit\u00e4t beeintr\u00e4chtigen. Der allgemeine L\u00f6sungsansatz besteht darin, das Lagersystem des schnell rotierenden Pumpenrotors so auszulegen, dass kritische aktive Komponenten au\u00dferhalb des vakuumbeaufschlagten Innenraums angeordnet sind und der Innenraum zugleich auf Reinheit, geringe Ausgasung und vibrationsarmen Betrieb optimiert wird.<\/p>\n\n\n\n

Die Technologie zielt auf einen verschlei\u00dfarmen, schmierstofffreien und besonders sauberen Pumpenbetrieb ab. Zus\u00e4tzlich kann der Betrieb auf prozesskritische Phasen abgestimmt werden, um Schwingungseinfl\u00fcsse in empfindlichen Anlagen zu reduzieren. Der m\u00f6gliche Nutzen liegt in h\u00f6herer Anlagenstabilit\u00e4t, geringerer Kontaminationsgefahr, verbessertem Servicekonzept und erh\u00f6hter Eignung f\u00fcr Pr\u00e4zisionsprozesse. Relevante Einsatzbereiche sind insbesondere EUV-Lithographie, Halbleiterfertigung, Elektronenoptik, Teilchenbeschleuniger, Synchrotronanlagen und weitere UHV-Systeme.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n
\n
\n

KHD-2025 \/ 12-<\/mark><\/span>14<\/strong><\/h3>\n<\/div>\n\n\n\n
\n
\n
\n

Reinigungssystem f\u00fcr EUV-Masken mit resonanter, frequenzmodulierter Aerosol-Nebeldusche<\/mark><\/em><\/strong><\/p>\n<\/div>\n\n\n\n

Number of patent claims<\/strong> 47 Patentanspr\u00fcche.<\/p>\n\n\n\n

Maturity & IP Status <\/strong>pending \/ under examination\u201e<\/p>\n\n\n\n

\"\"<\/figure>\n<\/div>\n\n\n\n
\n

Description<\/span><\/strong><\/p>\n\n\n\n

Die Patentanmeldung betrifft ein Reinigungssystem f\u00fcr empfindliche EUV-Masken und vergleichbare optische Pr\u00e4zisionselemente in der Halbleiterfertigung. Das technische Problem liegt darin, Partikel- und Filmschichten zuverl\u00e4ssig zu entfernen, ohne die empfindliche optische Oberfl\u00e4che, reflektive Schichten oder optionale Schutzstrukturen mechanisch, chemisch oder thermisch \u00fcberm\u00e4\u00dfig zu belasten.<\/p>\n\n\n\n

Der allgemeine L\u00f6sungsansatz basiert auf einem fein gesteuerten Aerosolnebel, der durch akustische Anregung erzeugt und adaptiv gef\u00fchrt wird. Dabei wird die Reinigungswirkung nicht starr vorgegeben, sondern \u00fcber Messsignale \u00fcberwacht und an die jeweilige Maske sowie die aktuelle Kontamination angepasst. So kann eine besonders wirksame, zugleich schonende Reinigungszone genutzt werden, w\u00e4hrend Belastungsgrenzen der optischen Oberfl\u00e4che ber\u00fccksichtigt bleiben.<\/p>\n\n\n\n

Der Nutzen liegt in h\u00f6herer Prozesssicherheit, reduzierter Sch\u00e4digungsgefahr und verbesserter Reinigungsqualit\u00e4t bei hochsensiblen EUV-Komponenten. Relevante Einsatzbereiche sind EUV-Lithographiesysteme, Maskenreinigung, Pr\u00e4zisionsoptik, Halbleiterfertigung sowie begleitende Diagnose- und Wartungsprozesse.<\/p>\n<\/div>\n<\/div>\n\n\n\n

\n<\/div>\n\n\n\n

<\/p>","protected":false},"excerpt":{"rendered":"

Technologien f\u00fcr effiziente Chips, KI-Systeme und Hochleistungsrechenzentren Dieser Cluster b\u00fcndelt Schutzanmeldungen aus Halbleitertechnik, KI-Hardware, Quantencomputing, EUV-Lithographie, Chiplet-Integration und Rechenzentrumstechnologie. Die Anmeldungen adressieren zentrale Herausforderungen moderner digitaler Infrastruktur: steigenden Energiebedarf, thermische Belastung, Miniaturisierung, Prozesssicherheit, Datenverarbeitung mit hoher Geschwindigkeit und zuverl\u00e4ssige Systemintegration. Damit richtet sich der Cluster an Halbleiterhersteller, Chipdesign-Unternehmen, KI-Hardware-Anbieter, Rechenzentrumsbetreiber, EUV-Technologieunternehmen, Quantencomputing-Entwickler und strategische Lizenznehmer. […]<\/p>\n","protected":false},"author":1,"featured_media":1940,"parent":0,"menu_order":2,"comment_status":"closed","ping_status":"closed","template":"page-with-title","meta":{"footnotes":""},"class_list":["post-180","page","type-page","status-publish","has-post-thumbnail","hentry"],"_links":{"self":[{"href":"https:\/\/dor-en-ip.de\/en\/wp-json\/wp\/v2\/pages\/180","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/dor-en-ip.de\/en\/wp-json\/wp\/v2\/pages"}],"about":[{"href":"https:\/\/dor-en-ip.de\/en\/wp-json\/wp\/v2\/types\/page"}],"author":[{"embeddable":true,"href":"https:\/\/dor-en-ip.de\/en\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/dor-en-ip.de\/en\/wp-json\/wp\/v2\/comments?post=180"}],"version-history":[{"count":291,"href":"https:\/\/dor-en-ip.de\/en\/wp-json\/wp\/v2\/pages\/180\/revisions"}],"predecessor-version":[{"id":2079,"href":"https:\/\/dor-en-ip.de\/en\/wp-json\/wp\/v2\/pages\/180\/revisions\/2079"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/dor-en-ip.de\/en\/wp-json\/wp\/v2\/media\/1940"}],"wp:attachment":[{"href":"https:\/\/dor-en-ip.de\/en\/wp-json\/wp\/v2\/media?parent=180"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}